项目名称：面向FPGA软硬件系统开发和诊断程序转换服务

项目联系方式：

项目联系人：陈老师

项目联系电话：15929305792，chenzhy@xjtu.edu.cn

采购单位联系方式：

采购单位： 机械工程学院

联系人和联系方式：齐老师，88965750/82663920，nancy1983@xjtu.edu.cn

联系地址： 西安市长安区中国西部科技创新港高端装备研究院

一、采购项目的名称、数量、简要规格描述或项目基本概况介绍：

（一）技术要求：系统分为四个部分： 国产化FPGA逻辑、国产化FPGA嵌入式硬件系统设计、国产化FPGA的算法逻辑实现部分、基于国产化采集板卡的的上位机采集分析模块。

1.国产化FPGA逻辑部分

FPGA逻辑部分功能包括：根据已定义的帧格式通过以太网UDP协议接收设计数据，并对设计数据进行存储。 设计数据通过上位机通过以太网发送到FPGA内部，接收到数据后把数据存入DDR存储器中。 存够计算所需要的数据后通过FFT对数据进行计算，并把结果存入DDR。待所有数据计算完成后，结果组帧后发回上位机。

2.国产化FPGA的嵌入式系统设计

嵌入式系统设计主要完成通过FPGA内部的ARM处理器对接收到的数据进行调度，控制所有的数据收发过程。同时，完成和FPGA逻辑部分的交互。在系统启动时完成对处理器的设备进行初始化等工作。  

3.国产化FPGA的算法实现

通过对需要实现的matlab算法进行解读，对算法进行优化提升性能，并移植到FPGA内嵌的ARM处理器上。

4.基于国产化采集板卡的的上位机采集分析模块

在国产化采集板卡上完成和嵌入式系统的交互，对数据的发送接收进行控制，以及对接收到的数据进行分析、显示和故障在线报警，形成软件-硬件-算法的集成化模块。

5.基于以上四部分设计出的面向FPGA软硬件系统，需要满足以下软硬件集成系统指标：

1）硬件系统采集通道数：≥12路；

2）振动及转速信号的采样频率：可自行调整，且≥32KHz；

3）集成系统的运算效率：同时满足1）和2）两个指标的信号一次分析耗时小于50ms；

4）内存占用：≤300M；

5）Flash占用：≤30M。

（二）商务要求：

1.交付时间及地点：合同签订后3个月内完成交付验收，交付地点为甲方指定地点；

2.交付形式及内容：

1）所有转化及配套源代码及说明，即上位机设计代码，逻辑实现代码，嵌入式系统转化代码各1套；

2）软硬件-算法集成模块：1套；

3）技术总结报告：1套；

4）上述所有方法的源代码，并对甲方的老师和学生进行培训，时长不限，一直到甲方满意为止；

5）乙方在实验、测试、调试过程中突发的各种意外如无甲方原因的，乙方自行承担一切后果。

3.付款条件：交付验收合格后凭票支付全款；

4.包装和运输：供方承担包装及运输的全部费用；

5.售后服务：能够提供本地化服务，实施方承诺质保期内4小时内响应，以邮件答疑、电话答疑或上门服务形式体现；如遇到软件维护故障能够在24小时内上门解决问题，并承诺不收取任何费用，同时提供纸质问题解决方案记录；质保不少于两年。

二、对供应商资格要求：

（一）供应商的资格要求

1. 具有独立法人资格及相关证照，具有良好信誉及合同履行能力，具有良好资金、财务状况。

2. 供应商能够自行完整应提供本采购需求项下所有服务，除采购文件明确的或经采购人书面同意以外，不得将本项目项下全部或部分服务分包或转包。

3. 供应商不得被列入失信被执行人、重大税收违法案件当事人名单、政府采购严重违法失信行为名单记录，且在西安交大采购办供应商库中无不良记录。

（二）供应商报名方式

符合本公告要求的供应商，发送邮件至nancy1983@xjtu.edu.cn报名。报名时间：2024年11月26日至2024年12月2日。报名信息须包含：供应厂商名称、法定代表人信息、委托代理人信息、联系方式（邮箱、电话）等。

三、采购文件的发布时间及地点等

预算金额：43万元

磋商时间：2024年12月4日14:00

获取磋商文件时间： 2024年11月26日至2024年12月2日

获取磋商文件方式：报名的供应商将通过邮件获取磋商文件

响应文件递交时间： 2024年12月4日14:00

响应文件递交地址： 西安市碑林区咸宁西路28号西安交通大学机械工程学院西二楼第三会议室

响应文件开启时间： 2024年12月4日14:00

响应文件开启地点： 西安市碑林区咸宁西路28号西安交通大学机械工程学院西二楼第三会议室